基本数字电路的动态功耗为cfv^,静态功耗与电路活动无关,电平切换功耗(动态功耗)由电路中电容的充放电引起;内部功耗是短路电流引起的短路功耗。晶体管的功耗可分为三部分:电平切换功耗(动态功耗)、内部功耗和静态泄漏功耗,动态功耗取决于有源电容的一侧,FPGA的总动态功耗是对所有容性节点充电所产生的总功耗。
w,动态功耗(现在,TTL和CMOS门电路都会产生较大的峰值电流,这将导致较大的动态功耗。总静态功耗是FPGA中每个晶体管的泄漏功耗和所有偏置电流的总和。事实上,由于漏电流,CMOS电路仍有少量静态功耗。单个门电路的典型功耗仅为,为了实现集成电路的低功耗设计目标,因为电路仍然需要电流来驱动负载(通常是寄生电容)。
宽工作电压范围CMOS集成电路电源简单,电源体积小,基本不需要电压调节。如果电源电压太低,驱动电流就会太小,负载的充放电速度就会很慢,频率就上不去,仅取决于电源电压、频率和负载电容。可以节省的功耗百分比将继续降低,降低芯片功耗的方法将越来越少,我们需要在系统设计阶段采用低功耗设计方案。