时序逻辑电路简称时序电路，定时器属于时序逻辑电路。时序逻辑电路的逻辑功能是:任意时刻的输出不仅取决于当时的输入信号，还取决于电路的原始状态，或者与前一次输入有关，时序电路与组合电路的本质区别在于时序电路具有记忆功能，时序电路的特点是输出不仅取决于当时的输入值，它是由最基本的逻辑门电路和反馈逻辑电路（输出到输入）或器件组成的电路。
下面介绍几种情况下同步时序电路模型的时序图。异步电路概述:异步时序逻辑是电路的工作节奏不一致，没有单一的主时钟。主要用于为地址解码器、FIFO和异步RAM产生读写控制信号脉冲。一种解决方案是当电路开始工作时，将电路的状态设置为预设数量的有效状态周期之一。具有这种功能的电路称为自启动电路。
（异步复位触发器在同一时钟下不能同步工作。工作温度范围为，时钟脉冲CP具有不同的功能:（同步复位时钟脉冲CP控制所有触发器同步工作。实际解题时可根据电路图写出驱动方程。首先，利用触发器的异步设置将电路的初始状态人为地预设为有效状态，正常情况下电路将保持在有效循环状态下工作。
它们之间只有一个工作周期t。组合逻辑的延迟，也就是说，时钟同时到达所有设备。如果电路不能自行启动，则需要采取措施来解决，时钟上升沿的另一个解决方案是修改逻辑设计。存储元件的状态和电路的输出状态只能改变一次，（异步复位时钟脉冲CP仅触发一些触发器，其他触发器由电路的内部信号触发。
