MAX3490上拉电阻是多少，单片机键盘电路的上拉电阻一般加多大的

来源：整理时间：2023-05-14 00:27:32 编辑：亚灵电子网手机版

本文目录一览

1，单片机键盘电路的上拉电阻一般加多大的
2，串口上拉电阻多大
3，单片机上拉电阻
4，单片机上拉电阻
5，关于上拉电阻
6，PIC PORTA 上拉电阻
7，求解上拉电阻的取值计算谢谢

1，单片机键盘电路的上拉电阻一般加多大的

一般5K到10K...

单片机键盘电路的上拉电阻一般加多大的

2，串口上拉电阻多大

加上拉电阻：1、让电路保持稳定的状态,避免误触发；2、当有高频干扰信过来时,可以通过上拉对电源泄放掉；3、很多口线和信号线是开漏输出,因此要加上拉,如iic;4、为了阻抗匹配,多是信号完整性考虑.至于电容,用法太多,要看具体电路,我想在这里您说的可能是滤波作用.

你指的是PC机的串口，还是某个型号的单片机的串口端?一般情况下，作为输入信号的端口会用一个固定的恒流源作为上拉电流，而不是常说的上拉电阻。上拉的电流也基本上在100uA以下

串口上拉电阻多大

3，单片机上拉电阻

要求输出低电平亮，这还用上拉电阻干什么？R3 和右边的电源，都是多余的。上拉，是用来辅助输出高电平的。当输出了高电平，就是输入状态。引脚上的电压，完全取决于外部电路。

你这个上面led接了vcc，所以在低电平时亮。上面所谓的上拉电阻和电源都是多的。端口的输出高电平是vcc，但是他电流很小驱动负载的话，功率不够。所以要加入上拉电阻进行补充

单片机引脚的灌电流能力比较强，因此一般都由外电路提供电源，将驱动电路连接为低电平驱动。因此你右边的R3与电源是没有必要的。当单片机输出低电平时，LED点亮，当单片机输出高电平时，LED正负极两端电压都为高，不导通，LED熄灭。

1.正常工作；2.单片机上电复位后所有IO默认状态是高电平；3.IO的高电平是VCC，与负载无关。对于P0口要特别说明：一般单片机是P0口是OD输出，如果不接上拉电阻是无法输出高电平的，只能输出低电平。上面的电路中限流电阻R2太大，实际线路中，这么大的电阻，LED基本是不亮的

单片机上拉电阻

4，单片机上拉电阻

上拉电阻用于开漏或者开集电极输出的IO口。以开集电极输出IO口为例，其单片机内为一个三极管，C极直接接于IO口。IO口要输出高电平时候，此三极管截止，如无上拉电阻，就会呈现高阻态，用表测量无电压。上拉电阻要在此IO口输出低电平时满足IO口内三极管的灌电流要求，如阻值太小，三极管可能会处于放大状态。上拉电阻在此IO口处于高电平状态时，又是下一级的驱动电阻，太大的话对外驱动能力又有限。

如果是准双向IO的不能直接驱动数码管，要加三极管或其它电路，如果是输出是互补型的不用加其它电路可以直接驱动数码管；总之不能用上拉电阻的方式来驱动数码管

用节点法去算算大体是多少，不同的电路都不一样的....

上拉电阻就是在管脚旁边增加一个电源和电阻的并联，其实是种并联联合驱动，当然大了。高，更高，低，拉的更低。

1、51单片机p2上拉电阻不需设置，输出时自动有效。avr的上拉是要设置的。2、51的io口高电平输出能力极弱。仅有0.08ma.完全不足以直接驱动数码管。其他数字集成电路芯片大多也有类似问题。建议采用低电平也就是灌电流驱动，能力不够时用pnp三极管协助。

5，关于上拉电阻

上拉电阻下拉电阻都是用在逻辑电路中，总之这些电路电流非常小，一般是微安级，比如集成运算放大器的输入偏置电流为pA级，一般单片机管脚（真正的内部管脚单元）是个场效应管，电流也是个位数uA级，所以。。。呵呵。。。所以上拉电阻下拉电阻不能用在功率电路中，而且电路中有上拉电阻下拉电阻存在时，前后两级电路要加电压跟随器（就是加个运算放大器），防止带负载能力不足，导致负载效应过大，而偏离了预期结果。楼上，增加上拉电阻下拉电阻一般不是因为流过基极的过大电流烧毁了，而是提供一个预期电平，比如当前一级没有任何输出时，因为有上拉电阻，所以后一级实际是接在高电平上的。不过，上拉下拉似乎也有防止电流过大的作用，不过那只是附带作用而已，要防止电流过大，一定要单独使用保护电路或保护电阻，不能完全依靠上拉下拉。

应该说使用上拉电阻的目的就是为了把相应的端口钳位在高电平上。不过你也不用担心，上拉电阻一般都是比较大的，比如至少在几十k。要想使其变成低电平也不是什么难事，只要在它和地（负）之间接入一个比上拉电阻小得多的另一个电阻，那么电平就又被拉下来了。关于稳态之说也是好理解的，上拉电阻越小上拉效果越稳：下拉电阻也是同样，也就是在此状况下它越不易脱离被上拉（或被下拉）的状态。具体选择合适的电阻值，这是电路稳定可靠性设计所要考虑的问题。

6，PIC PORTA 上拉电阻

输入的时候，最好是加。如果没有加的话，看具体哪款芯片，芯片是否有内部上拉，如果有内部上拉并且已经设置打开，一般是100K左右的上拉电阻。如果没有的话，是高阻抗，大概几兆欧姆以上。外加上拉，一般是10K 的电阻。

除PORT 、LAT 和TRIS寄存器用于数据控制外，某些端口引脚也可被单独地配置为数字输出或漏极开路输出。这是由与每个端口相关的漏极开路控制寄存器ODCx 控制的，将其中的任何位置 1 即可将相应的引脚配置为漏极开路输出。这种漏极开路特性允许通过使用外部上拉电阻，在所需的任意仅用作数字功能的引脚上产生高于VDD（如5V）的输出电平。允许的最大开漏电压与最大VIH规范相同

7，求解上拉电阻的取值计算谢谢

应该是由同相输入端的电压值决定，首先依据你的要求决定同相输入端的电压值，然后依次令两个+5V的电压为0，计算同相输入端那一点的电压值，得到电压值与Rx的关系

没有兼顾的方案。LM358可以输出很低的电压，前提是输出不能有上拉。LM358的输出结构是：一个PNP跟随输出，可以吸入大电流，但是此时电压大约0.7V左右。一个50UA的对地恒流源，对地压降可以很小，但是只允许输入50UA的电流。

谢谢各位指点，轨到轨的运放应该可以，但是还要引入一个新元件，同时还要考虑成本。现在就是因为担心加了上拉后，输出低电平时，电压也会上去，才想弄清楚这个上拉电阻怎么计算选取最合适，如果通过实际测试的话，没有理论计算支撑，通过有限的电路测试，担心运放差异等因素，输出得不到保证。也考虑在输出通过三极管整形，但是电路布局空间有限，而上拉这块一开始就预留有，所以请高人指点一下，接上拉电阻针对高（4.5V以上）低（0.7V以下）电平输出都理想的情况下，这个电阻怎么计算取值的，谢谢！

还是用393比较器比较合适。这个上拉电阻，大约计算一下，然后实际测试一下就可以了。加了上拉，高电平上去了，但是低电平也会上去的，所以不是很好。或者输出加一个NPN三极管整形，比较好一些。

直接用轨对轨的运放不可以吗？

用mcp6002或SGM358，可以吧