fpga实例元件执行多少次，FPGA串口接收每个码元采样多少次比较好啊

来源：整理时间：2023-10-28 05:48:27 编辑：亚灵电子网手机版

本文目录一览

1，FPGA串口接收每个码元采样多少次比较好啊
2，FPGA串口接收每个码元采样多少次比较好啊
3，FPGACPLD的烧写次数有限制没
4，FPGACPLD的烧写次数有限制没
5，FPGA开发板只能用一次
6，问一下CPU运算速度和FPGA等数字电路方面知识麻烦懂架构的人解释下
7，FPGA程序执行问题
8，请教关于FPGA程序执行问题
9，FPGA里的EPCS1可烧写多少次
10，关于FPGA的有关介绍

1，FPGA串口接收每个码元采样多少次比较好啊

因为FPGA的时钟可以做到很高，经验值是每个码元采样16次，当然如果FPGA时钟够高，采样32次也是可以的。

FPGA串口接收每个码元采样多少次比较好啊

2，FPGA串口接收每个码元采样多少次比较好啊

因为FPGA的时钟可以做到很高，经验值是每个码元采样16次，当然如果FPGA时钟够高，采样32次也是可以的。

FPGA串口接收每个码元采样多少次比较好啊

3，FPGACPLD的烧写次数有限制没

老式的CPLD如MAX7000系列等是有烧写限制的，大概在100次左右。新式的CPLD虽然号称次数增加了，但实际上由于其FLASH的工艺，可靠的烧写也是在100次左右。而FPGA却不一样，它是基于SRAM工艺的，几乎可以和你的内存是一样的读写次数寿命，对于编程修改这样的次数，几乎是没有限制的。

FPGACPLD的烧写次数有限制没

4，FPGACPLD的烧写次数有限制没

5，FPGA开发板只能用一次

绝大部分FPGA是基于SRAM工艺的，掉电后数据丢失，所以一般会在FPGA外配置一块存储芯片用来存储下载到FPGA中的程序，至于你这个问题，可以下载很多次的，我学这个很长时间了，那板子还没用坏的，初学者可以买便宜点板子，贵的你也用不上，多多交流哈

FPGA可以多次写入不同的逻辑。有很多种型号和规格，价格差异很大，要根据自己的需求确定。

可写可擦，能用多次。FPGA,根据产品不同价格差异非常巨大。有几元一颗的通用料，我们公司也有报价3万6一颗的。一般的话144个脚位的，价格在20多

6，问一下CPU运算速度和FPGA等数字电路方面知识麻烦懂架构的人解释下

1.貌似是按指令数计算的这个应该可以百度到2.流水线技术就是在同一个时钟周期同时抓取指令、译码、执行指令等貌似intel的cpu是11级流水线还是多少级忘了... arm7好像是3级.3.这个偶不懂...4.倍频用PLL（PhaseLockedLoop）锁相环，属模拟电路应该这个百度百科应该有可以查查5.FPGA应该只能实现数字电路，高级的FPGA里面好像会有PLL，使用VHDL可以操作PLL，但是PLL不是用与非门实现的，而是专门做好的模块嵌入FPGA内部的，PLL应该不占总资源数。就像51带着3个计数器，计数器的个数是固定的，不用就浪费了。6.啊哈这个我也不知道以上为个人拙见，可能不对哈~

7，FPGA程序执行问题

我来抛块砖引个玉~ 说说我的理解~ FPGA和C语言什么的是不一样的，他的程序是HDL语言，即VHDL或者Verilog HDL，这些语言有个名字：硬件描述语言。既然是硬件描述，那就是说只是描述某种状态，要注意描述状态这些词汇，就是说他是搭建一个硬件的固定的系统，一旦用语言描述好了以后，这个系统就固定了。首先FPGA有两种逻辑：组合逻辑和时序逻辑。组合逻辑：描述一个状态，比如c：=a+b ，d：=c+1那么在硬件电路上，这就是个固定的通道，c在任何时刻都等于a+b，而d在任何时刻都等于c+1，也就是说，d在任何时刻都等于a+b+1（如果不考虑门级延时的话），a、b值改变时，c、d的值会同时改变，而C语言里就不一样，如果是以上两个语句的话，在第一句之间和第二句之间若设断点，则a、b改变时，d不会立刻发生变化，只有在执行完第二句后，d才会发生变化。时序逻辑：这个是写在进程process（对VHDL）或者always（对verilog）里面的，会一级一级的靠时钟来触发，在进程中的if-else分支语句，其实就是出发的条件楼主追问的那个问题，调用模块，其实也是在程序中并行的，就是说模块被调用了，就相当于写在这个程序里的并行语句，调用它的模块是一起一直在运作，之所以用运作就是想说明这些模块没有先后顺序，他们都是用来描述你要实现的功能的，只是对硬件的描述，映射到硬件上就是一堆寄存器和与非门和线而已。用FPGA的时候要经常联想下硬件怎么实现的，这样就会明白所谓的“执行顺序”。其实严格来说，FPGA应该没有“执行顺序”这个词，他只是对硬件的一个描述而已。举个例子，就像你设置一个物理的陷阱，你要实现的功能是，人推门，夹在门上的水桶掉落，然后再砸到跷跷板上，这个过程，你的设置就相当于硬件语言描述，人推门可以理解为时序逻辑，相当于需要触发条件的并行逻辑，你检测门是否被推开，和是否有重物砸向跷跷板是一直在进行的，只是在某一刻这些条件才被触发，所以在你看来好像是顺序执行的，但实际上是一直并行的。说了这些，仅供参考。。

8，请教关于FPGA程序执行问题

FPGA和C语言什么的是不一样的，他的程序是HDL语言，即VHDL或者Verilog HDL，这些语言有个名字：硬件描述语言。既然是硬件描述，那就是说只是描述某种状态，要注意描述状态这些词汇，就是说他是搭建一个硬件的固定的系统，一旦用语言描述好了以后，这个系统就固定了。首先FPGA有两种逻辑：组合逻辑和时序逻辑。组合逻辑：描述一个状态，比如c：=a+b ，d：=c+1那么在硬件电路上，这就是个固定的通道，c在任何时刻都等于a+b，而d在任何时刻都等于c+1，也就是说，d在任何时刻都等于a+b+1（如果不考虑门级延时的话），a、b值改变时，c、d的值会同时改变，而C语言里就不一样，如果是以上两个语句的话，在第一句之间和第二句之间若设断点，则a、b改变时，d不会立刻发生变化，只有在执行完第二句后，d才会发生变化。

一般来说，所有的process（VHDL是process，Verilog中为module）是同时执行的（时钟触发，非事件触发），在同一个process（module）内的执行顺序取决于所用的语句，如if-else分支肯定是顺序执行（有优先级），case则可以看着并发执行等。另外，硬件描述语言很多都是用状态机来描述的，对单个状态机而言，就是顺序执行了，需要注意的是，即便是在状态机中，同一个if或else中并列的语句其实也是并行执行。

解释一下FPGA程序运行的顺序，只知道是并行的，但是是怎么个并行规则呢，并行里面也带着顺序执行？

建议如下： 1、掌握必要的理论知识，如leshen750所说部分； 2、理清思路，在做C语言的时候你可以单纯当作程序来看，至于FPGA的程序，建议把它看做实际的数字电路就好理解了，比如说一个module你就可以看出一个实际的器件（实际就是电路模块），而对于if-else则是判断电路，所以其需要一步步判断，case的话则相当于选通电路。有了这些概率再加以modelsim、questsim等仿真软件你就好理解了。其实，设计数字电路都是写verilog代码。仅能表达这么多，重在理解！

9，FPGA里的EPCS1可烧写多少次

EPCS1实质上是一个flash，一般可烧写上万次。JTAG下载模式测试时采用主动串行（AS）模式：EPCS1，Altera专用配置芯片，用于保存FPGA的配置信息。FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

EPCS1就是一般的E2PROM芯片，理论烧写次数大概为一万次，实际上可能要少于这个数。烧写次数过多，寿命耗尽，即便是能烧写进去，FPGA读取出来的数据也可能出错了。

EPCS1实质上是一个flash，一般可烧写上万次的，研发的不用太在意烧写次数的，绝对够你用。说明：JTAG下载模式测试时采用主动串行（AS）模式：EPCS1，Altera专用配置芯片，用于保存FPGA的配置信息。

一、s1接口用户平面（enodeb——s-gw）　　s1用户面接口（s1-u）是指连接在enodeb和s-gw之间的接口， s1-u接口提供enodeb和s-gw之间用户平面pdu的非保障传输。s1接口用户平面协议栈如上图所示，传输网络层建立在ip层之上，并且位于udp/ip 之上的gtp-u 用于在enodeb和s-gw之间传输用户平面pdu。　　二、s1接口控制平面（enodeb——mme）　　在ip传输层，点对点传输被用于传送信令pdu。每个s1-mme接口实例都关联一个单独的sctp，与一对流指示标记作用于s1-mme 公共处理流程中。只有很少的流指示标记作用于s1-mme 专用处理流程中。　　mme分配的针对s1-mme 专用处理流程的mme通信内容指示标记，以及enodeb分配的针对s1-mme 专用处理流程的enodeb通信内容指示标记，都应当对特定ue的s1-mme信令传输承载进行区分；通信内容指示标记在s1-ap消息中单独传送。　　附：　　sctp（stream control transmission protocol）—流控制传输协议：是一种可靠的传输协议，它在两个端点之间提供稳定、有序的数据传递服务（非常类似于 tcp），并且可以保护数据消息边界（例如 udp）。然而，与 tcp 和 udp 不同，sctp 是通过多宿主（multi-homing）和多流（multi-streaming）功能提供这些收益的，这两种功能均可提高可用性。

10，关于FPGA的有关介绍

FPGA 是英文Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC) 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。它是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。在修改和升级时，不需额外地改变PCB 电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本，因此获得了广大硬件工程师的青睐。1984 年，在硅谷工作的Bernie Vonderschmitt、Ross Freeman 和 Jim Barnett 共同构建了一个设想，他们梦想创立一家不同于一般的公司。他们希望创建一家在整个新领域内开发和推出先进技术的公司。并且，他们还希望以这种方式领导它：在这里工作的人们热爱他们的工作、享受工作的乐趣，并对他们所从事的工作着迷。创造性地推出了“无晶圆半导体”公司的概念。2009 年2 月18 日，Ross Freeman 因他的这项发明——现场可编程门阵列 (FPGA) 而荣登2009 美国发明家名人堂。Freeman 先生的发明是一块全部由“开放式门”组成的计算机芯片，其专利号为 4,870,302。采用这种芯片，工程师可以根据需要进行编程，添加新的功能，满足不断发展的标准或规范要求，并可在设计的最后阶段进行修改。对PROM、EPROM、E2PROM 熟悉的人都知道这些可编程器件的可编程原理是通过加高压或紫外线导致三极管或MOS 管内部的载流子密度发生变化，实现所谓的可编程，但是这些器件或只能实现单次可编程或编程状态难以稳定。FPGA 则不同，它采用了逻辑单元阵列LCA(Logic Cell Array) 这样一个新概念，内部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block) 和内部连线(Interconnect)三个部分。FPGA 的可编程实际上是改变了CLB 和IOB 的触发器状态，这样，可以实现多次重复的编程由于FPGA 需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC 那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。查找表可以很好地满足这一要求，目前主流FPGA 都采用了基于SRAM 工艺的查找表结构，也有一些军品和宇航级FPGA 采用Flash 或者熔丝与反熔丝工艺的查找表结构。通过烧写文件改变查找表内容的方法来实现对FPGA 的重复配置。根据数字电路的基本知识可以知道，对于一个n 输入的逻辑运算，不管是与或非运算还是异或运算等等，最多只可能存在2n 种结果。所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。FPGA 的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。查找表(Look-Up-Table) 简称为LUT，LUT 本质上就是一个RAM。目前FPGA 中多使用4 输入的LUT，所以每一个LUT 可以看成一个有4 位地址线的的RAM。当用户通过原理图或HDL 语言描述了一个逻辑电路以后，PLD/FPGA 开发软件会自动计算逻辑电路的所有可能结果，并把真值表( 即结果) 事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。从表中可以看到，LUT 具有和逻辑电路相同的功能。实际上，LUT 具有更快的执行速度和更大的规模。由于基于LUT 的FPGA 具有很高的集成度，其器件密度从数万门到数千万门不等，可以完成极其复杂的时序与逻辑组合逻辑电路功能，所以适用于高速、高密度的高端数字逻辑电路设计领域。其组成部分主要有可编程输入/ 输出单元、基本可编程逻辑单元、内嵌SRAM、丰富的布线资源、底层嵌入功能单元、内嵌专用单元等，主要设计和生产厂家有赛灵思、Altera、Lattice、Actel、Atmel 和QuickLogic 等公司，其中最大的是美国赛灵思公司，占有可编程市场50% 以上的市场份额，比其他所有竞争对手市场份额的总和还多。 FPGA 是由存放在片内RAM 中的程序来设置其工作状态的，因此，工作时需要对片内的RAM 进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA 芯片将EPROM 中数据读入片内编程RAM 中，配置完成后，FPGA 进入工作状态。掉电后，FPGA 恢复成白片，内部逻辑关系消失，因此，FPGA 能够反复使用。FPGA 的编程无须专用的FPGA 编程器，只须用通用的EPROM、PROM 编程器即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA 的使用非常灵活。如前所述，FPGA 是由存放在片内的RAM 来设置其工作状态的，因此工作时需要对片内RAM 进行编程。用户可根据不同的配置模式，采用不同的编程方式。Xilinx FPGA 的常用配置模式有5 类：主串模式、从串模式、elect MAP 模式、Desktop 配置和直接SPI 配置。目前，FPGA 市场占有率最高的两大公司赛灵思公司和Altera 生产的FPGA 都是基于SRAM 工艺的，需要在使用时外接一个片外存储器以保存程序。上电时，FPGA 将外部存储器中的数据读入片内RAM，完成配置后，进入工作状态；掉电后FPGA 恢复为白片，内部逻辑消失。这样FPGA 不仅能反复使用，还无需专门的FPGA编程器，只需通用的EPROM、PROM 编程器即可。Actel、QuickLogic 等公司还提供反熔丝技术的FPGA，具有抗辐射、耐高低温、低功耗和速度快等优点，在军品和航空航天领域中应用较多，但这种FPGA 不能重复擦写，开发初期比较麻烦，费用也比较昂贵。Lattice 是ISP 技术的发明者，在小规模PLD 应用上有一定的特色。早期的赛灵思公司产品一般不涉及军品和宇航级市场，但目前已经有多款产品进入该类领域。FPGA 芯片结构目前主流的FPGA 仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能( 如RAM、时钟管理和DSP) 的硬核(ASIC 型) 模块。实际上每一个系列的FPGA 都有其相应的内部结构)，FPGA 芯片主要由6 部分完成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。