差分线规则线宽和间距多少，PADS差分线在BGA区域线宽线距是怎么设置的

来源：整理时间：2023-02-20 19:35:03 编辑：亚灵电子网手机版

1，PADS差分线在BGA区域线宽线距是怎么设置的

我一帮用线宽4mil,线距6mil,放心,只要线不是特别长那种,没得问题

没看懂什么意思？

PADS差分线在BGA区域线宽线距是怎么设置的

2，pcb差分信号线宽和线间距怎么计算

1、如果已知控制阻抗值，那么可以使用Si9000软件反推适当的线宽与线距； 2、当然需要考虑多方面的因素，如介质厚度、参考层、铜厚等；

pcb差分信号线宽和线间距怎么计算

3，差分线在走NECK模式时NECK线的长度最好不要超过多少合适

我知道越短越好啊，但是走线不允许啊，我想知道最好不要超过总长的多少。查看更多答案>>

我知道越短越好啊，但是走线不允许啊，我想知道最好不要超过总长的多少。

差分线在走NECK模式时NECK线的长度最好不要超过多少合适

4，什么是差分线

差分信号就是驱动器端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。差分信号，有些也称差动信号，用两根完全一样，极性相反的信号传输一路数据，依靠两根信号电平差进行判决。为了保证两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。

5，pads差分布线

差分部分方法和普通布线是一样的，一般用手工布线只是因为差分线的特殊性，一般要规定两条差分线长度一致，走线过程中线宽和线距都必须一致一般可以把栅格设置的小一点手动控制距离，后期在微调长度如图是DDR2的差分时钟例子======================一般设置显示栅格和捕捉栅格都为1mil，这样就比较容易走线了，间距好控制了些

pads在rule里面设置为差分对，在pads router里走线会直接成差分对样式，但长度匹配时大多还要手动。fanout是指BGA扇出，设置完后在router里可以自动打BGA的所有孔.

6，PCB中的差分布线图

有很多信号都是差分线比如：内存的时钟线 CLK 和 -CLK SATA信号线 USB信号线差分走线要求两条走线在布线过程中：等间距等长另外为了阻抗匹配，间距、线宽、最大长度这些都有要求下面附图： DDR2内存差分时钟线，已经高亮为黄色的两条线补充：差分信号都是两根线，比如USB接口的 D+ 和D- 差分信号的优势在于抗干扰能力强，很多串行传输的信号线都有差分线：一根线电压+V，另一根线电压-V，接收端获得的信号是两者的差值+V-(-V)=2V。外界的干扰信号在两根线中山上的是同样幅度和极性的+v信号，在接收端求差值的过程中互相抵消了

7，差分信号的比较

差分信号与传统的一根信号线一根地线（即单端信号）走线的做法相比，其优缺点分别是： 1、抗干扰能力强。干扰噪声一般会等值、同时的被加载到两根信号线上，而其差值为0，即，噪声对信号的逻辑意义不产生影响。2、能有效抑制电磁干扰（EMI）。由于两根线靠得很近且信号幅值相等，这两根线与地线之间的耦合电磁场的幅值也相等，同时他们的信号极性相反，其电磁场将相互抵消。因此对外界的电磁干扰也小。3、时序定位准确。差分信号的接受端是两根线上的信号幅值之差发生正负跳变的点，作为判断逻辑0/1跳变的点的。而普通单端信号以阈值电压作为信号逻辑0/1的跳变点，受阈值电压与信号幅值电压之比的影响较大，不适合低幅度的信号。认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制 EMI 的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4 倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G 以上）IC封装PCB 设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0）。差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。在一般频率（GHz 以下），EMI 也不会是很严重的问题，实验表明，相距 500Mils 的差分走线，在3 米之外的辐射能量衰减已经达到 60dB，足以满足 FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。 1. 时序得到精确的定义，这是由于控制信号线对的交叉点要比控制信号相对于一个参考电平的绝对电压值来得简单。这也是需要精确实现差分线对等长布线的一个理由。如果信号不能同时到达差分线对的另一端的话，那么源端所能够提供的任何时序的控制都会大打折扣。此外，如果差分线对远端的信号并非严格意义上的等值而反向，那么就会出现共模噪声，而这将导致信号时序和EMI方面的问题。2. 由于差分信号并不参照它们自身以外的任何信号，并且可以更加严格地控制信号交叉点的时序，所以差分电路同常规的单端信号电路相比通常可以工作在更高的速度。由于差分电路的工作取决于两个信号线(它们的信号等值而反向)上信号之间的差值，同周围的噪声相比，得到的信号就是任何一个单端信号的两倍大小。所以，在其它所有情况都一样的条件下，差分信号总是具有更高的信噪比因而提供更高的性能。差分电路对于差分对上的信号电平之间的差异非常灵敏。但是相对于一些其它的参考(尤其是地)来说，它们对于差分线上的绝对电压值却不敏感。相对来说，差分电路对于类似地弹反射和其它可能存在于电源和地平面上的噪声信号等这样的问题是不敏感的，而对共模信号来说，它们则会完全一致地出现在每一条信号线上。差分信号对EMI和信号之间的串扰耦合也具有一定的免疫能力。如果一对差分信号线对的布线非常紧凑，那么任何外部耦合的噪声都会相同程度地耦合到线对中的每一条信号线上。所以耦合的噪声就成为“共模”噪声，而差分信号电路对这种信号具有非常完美的免疫能力。如果线对是绞合在一起的(比如双绞线)，那么信号线对耦合噪声的免疫能力会更强。由于不可能在PCB上很方便地实现差分信号的绞合，那么尽可能地将它们的布线靠近在一起就成为实际应用中一种非常好的办法。布线非常靠近的差分信号对相互之间也会互相紧密耦合。这种互相之间的耦合会减小EMI发射，特别是同单端PCB信号线相比。可以这样想象，差分信号中每一条信号线对外的辐射是大小相等而方向相反，因此会相互抵消，就像信号在双绞线中的情况一样。差分信号在布线时靠得越近，相互之间的耦合也就越强，因而对外的EMI辐射也就越小。差分电路的主要缺点就是增加了PCB线。所以，如果应用过程中不能发挥差分信号的优点的话，那么不值得增加PCB面积。但是如果设计出的电路性能方面有重大改进的话，那么增加的布线面积所付出的代价就是值得的。