电子电路中的高电平是高电压的状态，高低电平的划分是:-对于TTL。检查RESET引脚的电平逻辑，注意所用的模式是高电平复位还是低电平复位，高电平是有效的，s .首先，CONF_DONE引脚从外部拉高电平，而不是FPGA芯片输出高电平，对于TTL与非门，只要电路的输入端有低电平输入，输出就是高电平，只有当所有输入都为高电平时，输出才是低电平。
电子电路中的低电平是低电压状态，芯片使能= S .最好尝试新的芯片。注意使用的模型是在高电平还是低电平复位。如果MCU反复复位，结果不言而喻。带小圆圈的输入和输出端子在低电平时有效，在高电平时无小圆圈。小圆圈在低级别活动。连接电路；在开关电阻中，当它关断时，对应的引脚连接到低电平，当它导通时，对应的引脚被挂起，这相当于连接到高电平；然后你可以做实验，前提是你先了解芯片的功能和每个引脚的含义。
只有在您写入配置文件时，FPGA芯片才会在内部强制下拉，然后在配置成功后释放该引脚，然后该引脚可以通过外部上拉电平上拉。检查MCU是否损坏或闪存是否无法下载。最好尝试新的芯片。根据其逻辑功能，当输入端外接高电平时，其逻辑功能不受影响。如果程序在设计时从扩展的外部rom运行，请检查EA引脚。
如果程序在设计时从扩展的外部rom运行，则应检查EA引脚。解码器、芯片选择端子具有不同的引脚或同一引脚的不同功能，并且输入阈值水平不同，检查MCU是否损坏或无法下载闪存。（一般）= =高= =，检查晶体振荡器:你可以改变晶体的数量再试一次。VDD==，是与，S，S，输入A。
