51单片机高阻是多少，关于单片机io口的高阻态问题

本文目录一览

1，关于单片机io口的高阻态问题
2，学51单片机提到P0口为高阻状态这个高阻状态什么意思在百度知道里
3，51单片机的IO口怎么设为高阻态
4，学51单片机提到P0口为高阻状态这个高阻状态什么意思在百度
5，当读51单片机引脚时端口是高阻状态吗
6，单片机高阻态问题
7，51单片机关于上拉电阻问题
8，51单片机的四位数码管接上拉电阻多大

1，关于单片机io口的高阻态问题

输出没有高阻态，输入有，输出是推挽、上拉，不要搞错了

会

普通的51单片机没有这种方式吧

关于单片机io口的高阻态问题

2，学51单片机提到P0口为高阻状态这个高阻状态什么意思在百度知道里

你应该首先要理解51单片机P0口的内部结构

学51单片机提到P0口为高阻状态这个高阻状态什么意思在百度知道里

3，51单片机的IO口怎么设为高阻态

看这篇文章，能够比较好的理解“高阻态”。特别是文章最后的51范例。

普通的51单片机没有这种方式吧

普通51单片机的IO口无法设置为高阻态。STC单片机可以设置为高阻态，通过改变PnM0和PnM1的值来设置其状态。当PnM1 PnM0=10时对应的IO即为高祖态。

输出没有高阻态，输入有，输出是推挽、上拉，不要搞错了

51单片机的IO口怎么设为高阻态

4，学51单片机提到P0口为高阻状态这个高阻状态什么意思在百度

如图所示为P0口电路图。P0口的输出端是由上下2只场效应管组成。当上管V1导通、下管V1截止时，P0输出高电平；当上管V1截止、下管V2导通时，P0输出低电平；当V1、V2都截止时，就是高阻态。国为场效应管截止时DS间阻抗非常高（近似于开路），两管都截止就近似于P0口悬空。高阻态就是在两只管都截止时产生的。另外，内部电路已设计成两管不会同时导通，因为一但真的同时导通，两只管子会烧坏（至少坏一只），这时这个P0口就坏了。

其实就是一个二极管并了一个超大号的电阻！单片机P0就是二极管的负极端！可以输出低电平但不能输出高电平！因为输出高电平时电阻太大了！

你应该首先要理解51单片机P0口的内部结构

5，当读51单片机引脚时端口是高阻状态吗

89C51单片机的P0~P3口不是标准意义的双向口，他只是准双向口你可以对照着P0口的结构图看这段话，向端口写1，就是向锁存器写1，也就是让其口输出FF，为什么，是这样的，给锁存器写1，那么锁存器的反向端就输出0，那么和它相接的MOS管也就在截止状态，也就是呈高阻态，这样P0口上数据就会从读引脚的三态缓冲器上正确的输入，如果不写1，那么锁存器上次锁存的可能为0，那么反向端有可能出现1，这样和反向端相接的MOS管就倒通，也就是直接拉到地，那么不管你P0口上输入什么信号都会拉成低电平，输入就错了双向口与准双向口的区别主要是：准双向口I/O口操作时做数据输入时需要对其置1,否则若前一位为低电平，后一位输入的电平为高则MOS管拉不起来导致出错。而双向口则不需要做此动作，因为双向口有悬浮态。准双向口只能有效的读取0，而对1则是采用读取非零的方式，就是读入的时候要先向接口上写1，然后再读。真正的双向口正如其名，就是真正的双向io不需要任何预操作可直接读入读出

应该不是吧。

6，单片机高阻态问题

高阻态:无上拉和无下拉，对外表现出电平不确定性。实例1在总线连接的结构上。总线上挂有多个设备，设备与总线以高阻的形式连接。这样在设备不占用总线时自动释放总线，以方便其他设备获得总线的使用权。实例2大部分单片机I/O使用时都可以设置为高阻输入，如凌阳，AVR等等。高阻输入可以认为输入电阻是无穷大的，认为I/O对前级影响极小，而且不产生电流（不衰减），而且在一定程度上也增加了芯片的抗电压冲击能力。

51的io没有高阻态这么一说，如楼上要嘛换芯片，要嘛加ic

高阻有必要量化吗？？？？编程控制的时候本来就是逻辑电平，你自己知道电路的状态，根据状态，自己把握编程的正确与否你要个高阻来干什么？

呵呵，这个问题真的有点意思啊，还真没碰到过能输出高阻的单片机呢，呵呵。估计楼主是搞错意思，GPS的高频信号是会对系统造成干扰的“天线”或者“布板的走线”“地线”等等；这边设置成高阻的意思估计是：原来是“输出的IO口”，在输出完毕后为了保证这个IO不产生多余的“高频干扰”，将它再设置成“输入”并选中内部上拉选项吧。只是猜猜，“高阻”是模拟电路的概念，用单片机输出的功能从来没接触过，也没有实际意义吧，一家之谈，见笑见笑。

我知道的只有PIC单片机和AVR单片机可以有三态输出，即高电平、低电平和高阻状态，因此按照你说的，最好选用AVR单片机就可以了。AVR单片机的每个端口状态都有相应的两个寄存器控制，分别为方向寄存器和数据寄存器，具体的内容还是看AVR单片机的资料。

非要表示的话，高阻用X表示。但是一般普通的单片机的IO没有高阻这样一个状态吧，就算是用编程的话也不可能实现啊。

7，51单片机关于上拉电阻问题

51单片机的P0口在输出1（高电平）时其实是高阻态，也就是输出电阻无穷大，相当于断开。高阻态显然不能向外提供电流，所以加一个上拉电阻从Vcc取电流，此时单片不给LED提供电流，全部电流由Vcc提供。由于P0口输出1时是高阻态，IO口的电位不会被钳位（你可以把它理解成LED与IO没有连接）。P0口输出0时，Vcc通过上拉电阻往单片机灌电流，在电阻上有5V的压降，与输出的逻辑电平0没有矛盾。51单片机除P0外的其他IO口一般不需要接上拉电阻，但一定要在IO口和LED间接一个几百欧到1k左右的限流电阻，在LED导通时，由于有电流流经电阻，电阻上有压降，LED导通后压降一般在1.6V到3V不等（不会是0.7V），加上电阻上的压降，IO口上电压就可以达到5V，这与单片机输出的高电平没有矛盾。（事实上限流电阻的大小就是这么确定的，LED电流一般是几mA）如果是其它单片机，如AVR或者PIC，IO口的结构可能不同，具体电路也就不同。但不管什么单片机，一般是不用IO直接驱动功率器件的，而是另外加一个驱动芯片，由单片机提供逻辑电平（几乎没有电流），驱动芯片提供功率（较大电流）。总的来说，你图上画的用于51单片机的P0口是没有问题的。如果接的是51单片机的其他IO口，没有限流电阻是不合理的，一定要在这种情况下分析你提的问题的话，LED导通后的电流是由Vcc通过外接的上拉电阻和这个端口内部的上拉电阻并联提供的，此时端口的电位被钳位在低电平，但单片机输出是往锁存器里写0或1的逻辑，因为写1指令使内部锁存器始终为高，所以认为单片机输出高电平。但如果执行一条读指令，判断的是引脚的状态，因为被led嵌位那就是输入为低了，那么读到的就是0。也就是说，输出为高，输入为低。

“单片机P口接了上拉电阻靠高电平来点亮LED”，是指在P口接一个上拉电阻到Vcc，同时接LED正极，LED负极接地吗？如果是这样，不妥。上拉电阻在此没有用，不需要，有害。P口输出低电平时，将LED“短路”，不亮。同时，有一个“灌电流”自Vcc经上拉电阻进入P口，做的是无用功。P口输出高电平时，应该接近Vcc。LED的正向电压一般2~3V。由于是直接接了LED的正极，又没有限流电阻，本该会有很大的电流，但是P口的负载能力有限，输出的高电平被拉低了，所以没有出现过大的电流。但是，对P口和LED都是不利的。这时的上拉电阻只是起到帮助P口为LED供电的作用。但是，上拉电阻一般数值较大，作用甚微。“这时有电流流进P口么？”---没有，相反是“流出”，称为“拉电流”。一般I/O口的低电平负载能力都高于高电平负载能力，所以应尽量使用P口低电平时点亮LED。这样的电路接法是：P口接LED负极，LED正极经限流电阻接Vcc.如果感觉LED点亮和所处理的事件有效似乎相反的话，程序中在写端口时取反就行了，这在MCU中是易如反掌的事。为了让MCU“轻松”地工作，最好是不要用足它的负载能力，也就是外接驱动三极管等。同时也解决了反相的问题。实践中有由于MCU负载过重而导致逻辑紊乱的实例。

一楼说的不错，上拉电阻值可以是4.7k 10k，，不能太小弄个几Ω，

按说不用上拉电阻都可以的因为AT89S52单片机的话就是P0口是集电极开路输出...其他三口内部都有上拉电阻.......这里是用来作为中断源的 .....所以还是做好接一个上拉电阻......这里根本就没有要驱动的东西所以上拉电阻一般选择10K或者100K都可以的

这里的上拉电阻和电源VCC相连，其作用是为了提高抗干扰的能力，保证在开关没有被按下时，P3.0的输入电平维持在高电平。如果开关被按下，那么P3.0就是低电平了，这样就不会出现误判断。如果P3.0不接上拉电阻，P3.0引脚有可能受到干扰，而出现瞬间的低电平，这样就会发生误判断了。Thanks

8，51单片机的四位数码管接上拉电阻多大

数码管不用上拉电阻，而是要限流电阻，因为5伏供电时，数码管承受不了。一般用1k左右就可以

使用共阳极数码管不需要上拉电阻

上拉电阻为何能上拉在节点与正5v电源之间接个10k的上拉电阻，能把这个节点的点位拉上来。我实在不明白，要想把电位提上来，直接接电源不就行了？电源通过这个10k的电阻肯定会降压的，这样一来，岂不是把节点的点位降低了吗？往往这个节点要求应用单片机或者其他控制器件来控制它为高或低电平（即这个节点与i/o口连接）如果单纯的想要使这点成为高电平，并且输出阻抗非常大的话，直接接电源也无妨，但是如果你单片机如果要使这个节点拉低，即单片机内部使节点接地，这样5v电源不是和地短路了么。另外，当要求这个节点为高电平的时候，你的这个节点和地之间的阻抗一般是非常大，比如100k的阻抗，而你上拉一个10k的电阻的话，这个点的电压为（5/100+10）*100=4.5v这样也可以上高电平啊。而当要求这个节点为低电平的时候只要把它和地连就可以了，电源和地之间有一个10k的负载：）使用上拉电阻的情况：1、当ttl电路驱动coms电路时，如果ttl电路输出的高电平低于coms电路的最低高电平（一般为3.5v），这时就需要在ttl的输出端接上拉电阻，以提高输出高电平的值。2、oc门电路必须加上拉电阻，才能使用。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在coms芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。3．高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成rc延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。oc门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100ua,设输出口驱动电流约500ua，标准工作电压是5v，输入口的高低电平门限为0.8v(低于此值为低电平)；2v(高电平门限值)。选上拉电阻时：500uax8.4k=4.2即选大于8.4k时输出端能下拉至0.8v以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8v即可。当输出高电平时，忽略管子的漏电流，两输入口需200ua200uax15k=3v即上拉电阻压降为3v，输出口可达到2v，此阻值为最大阻值，再大就拉不到2v了。选10k可用。coms门的可参考74hc系列设计时管子的漏电流不可忽略，io口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）