高电平是多少，多少电压以上定义为高电平

本文目录一览

1，多少电压以上定义为高电平
2，单片机里的高低电平分别代表的电压是多少
3，TTL逻辑门电路的典型高电平值是多少
4，何为高电平
5，fpga输出高电平准确为几V
6，单片机里的高低电平分别代表的电压是多少
7，请问什么是高电平什么又是低电平

1，多少电压以上定义为高电平

在PLC中 DC24应为标准的高电平输入我想在平时可在这个范围20-28V都可算高地平标准低电平应该是0V

多少电压以上定义为高电平

2，单片机里的高低电平分别代表的电压是多少

高电平指的是单片机的工作电压，并不一定是5V，单片机都有个工作电压范围的，看你的供电电压是多少。低电平是0.

单片机里的高低电平分别代表的电压是多少

3，TTL逻辑门电路的典型高电平值是多少

TTL电平：输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

TTL逻辑门电路的典型高电平值是多少

4，何为高电平

就是与低电平相对的高电压，是电工程上的一种说法。数字逻辑电路中的说法，在逻辑电路中，低电平表示0，高电平表示1。一般规定低电平为0~0.25V，高电平为3.5~5V。也有其他的可能，如在移动设备中电池的电压会随使用时间的的推移而降低，如果规定高电平最低为3.5V的话可能设备的使用时间会大大降低，此时规定的高电平电压会低一点，最低会有1.7V左右。

高电平就是和系统工作电压值相同电压低电平就是地、0电压或者近0电压

5，fpga输出高电平准确为几V

查手册V(OH)。在负载合理范围内，视供电电压不同而不同，视端口类型不同而不同。一般3.3V供电，最常见的通用IO口（CMOS工艺），手册写端口输出高电平最低为1.9V，实际一般测量大多是2V多一点。还有些特殊端口是VCC-0.4V。

5v再看看别人怎么说的。

FPGA的IO输出电平是可变的，通常3.3v是上限，在分配Pin assignment的时候有关于IO电压标准的配置选项。种类繁多，不同系列支持的种类也不同，具体请翻器件手册或者开发工具的pin约束软件。

3.3V.不过基本上都用低电平有效（驱动能力强）。

6，单片机里的高低电平分别代表的电压是多少

高电平是正5V,低电平为0V至于上下限你可以做实验测一下...不过,一般情况下,就是,4.5-5.5V都为高0V左右就为,低..我用CMOS门电路实测的话,2.4V以上好像就被认就是高了...仅供参考..

高电平指的是单片机的工作电压，并不一定是5v，单片机都有个工作电压范围的，看你的供电电压是多少。低电平是0.

输出时，2.4以上为高电平，0.4以下为低电平；输入时，1.8以上为高电平，0.8以下为低电平；

RS232电路里不一样了

不是确定的，4.5也可认为是高电平。也可用1表示高电平，0表示低电平。

7，请问什么是高电平什么又是低电平

逻辑电平的一些概念要了解逻辑电平的内容，首先要知道以下几个概念的含义： 1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。 4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。 5：阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉62616964757a686964616fe58685e5aeb931333231386137强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil～Vih这个区域，电路的输出会处于不稳定状态。对于一般的逻辑电平，以上参数的关系如下： Voh > Vih > Vt > Vil > Vol。 6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。 7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。 8：Iih：逻辑门输入为高电平时的电流（为灌电流）。 9：Iil：逻辑门输入为低电平时的电流（为拉电流）。门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih）（2）：RL > （VCC－Vol）/（Iol＋m*Iil）其中n：线与的开路门数；m：被驱动的输入端数。：常用的逻辑电平 ·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。 ·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。 ·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。 ·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。 ·低电压的逻辑电平还有2.5V和1.8V两种。 ·ECL/PECL和LVDS是差分输入输出。 ·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。

你也说了，主办电路中的“数字信号”！何为数字信号？就是由0和1组成的数据流，映射到电路里面就是1表示高电平 0表示低电平！你见过数字信号里面出现0.5吗？数字信号会通过算法来减小数据传输中产生的错误……映射到接受端通过算法处理以后，系统是不会识别出来一个不高不低的电压值的。

高电平为1 低电平为0