倒计时电路。Ne，红线充电电路，蓝线放电电路，电路完全一样，这样也省电，时间长，倒计时这个设计基于下图，这是一个典型的电路，可以通过增加电解电容器的容量和三个电阻器的电阻来增加计时时间。时基IC，静态电流小，超级省电，输入阻抗高，方便长时间定时，第一和第二电阻分压，电容电压Vc一开始由R充电，当Vc》时。
在电路中，晶体管Q形成振荡电路，因此内部晶体管随后导通并为C提供放电电路。C完全放电后，Vc=，并且其定时精度高。如果熟悉基本电路的工作原理，就可以很容易地设计出它。外围电路构成多谐振荡器。在电路待机状态下等待。充电和放电时间可以通过调节电位计单独调节。设计功能完善，可实现直接复位、启动和暂停/连续计时。
电源、电压不够。连接一个三极管作为射极跟随器，这样延迟可以长得多，并且不需要很大的电容，如果电容太大，泄漏会增加。时间延迟，最多也就几十分钟。低功率电棍，电路，它是，它的工作电源电压范围极大，它可以与TTL，CMOS等逻辑电路配合使用，也就是说，它的输出电平和输入触发电平可以与这些逻辑系列的高低状态相结合。
电路简单，不需要晶体振荡器，芯片在市场上很容易买到。存在具有长延迟的z的DC脉冲电压。这叫计时器芯片。如果您需要电压，则必须购买CMOS芯片来充当计数器以形成NBA。原理是DC电源在振荡后会提高电压，而DC电源可以产生高压脉冲。:升压器的初级绕组，在每个脉冲结束时。然后用黄点控制继电器K的通断。
与双极NE相比，可以忽略去耦电容驱动FET的优势。其输出端的电源电流很大，可以直接驱动各种自动控制负载，很简单，恰到好处，如图所示:以CMOS GC为例，组成振荡器，频率为0，输入变比为，简单使用，无法达到，NE，必要使用，参考NE的框图，上下限由cc/触发。
